高性能的PCB設(shè)計(jì)離不開先進(jìn)的EDA工具軟件的支撐。Cadence的PSD系列在高速PCB設(shè)計(jì)方面的強(qiáng)大功能，其前后仿真模塊，確保信號(hào)質(zhì)量，提升產(chǎn)品的一次成功率；其物理、電氣規(guī)則的使用，可智能化的實(shí)現(xiàn)諸如差分布線、等長控制等技術(shù)要求；支持并行設(shè)計(jì)、縮短研發(fā)時(shí)間；支持模塊重用、重視技術(shù)沉淀，保證了設(shè)計(jì)質(zhì)量，提高設(shè)計(jì)效率。擁有一個(gè)高性能的EDA工具軟件，配合經(jīng)驗(yàn)豐富的PCB設(shè)計(jì)工程師，高性能的PCB設(shè)計(jì)實(shí)現(xiàn)也就有了切實(shí)的保證。
一、硬件必備基礎(chǔ)
自從PCB設(shè)計(jì)進(jìn)入高速時(shí)代，以傳輸線理論為基礎(chǔ)的信號(hào)完整性知識(shí)勢(shì)頭蓋過了硬件基礎(chǔ)知識(shí)。有人提出，十年后的硬件設(shè)計(jì)只有前端和后端。只要有一個(gè)系統(tǒng)工程師把他們整合一下就夠了。這很容易讓人懷疑學(xué)習(xí)硬件基礎(chǔ)知識(shí)的必要性。事實(shí)上，不管是IC工程師還是PCB工程師，都必須具備諸如R、L、C以及基本的門電路知識(shí)。高性能的PCB設(shè)計(jì)離不開電源基礎(chǔ)知識(shí)，少不了FPGA常識(shí)。即使以傳輸線理論為基礎(chǔ)的信號(hào)完整性分析也是從研究以R、L、C為基礎(chǔ)的微元考慮。PCB設(shè)計(jì)工程師必須具備基本的電路基本知識(shí)，如高頻、低頻、數(shù)字電路、微波、電磁場與電磁波等。熟悉并了解所設(shè)計(jì)產(chǎn)品的基本功能及硬件基礎(chǔ)知識(shí)，是完成一個(gè)高性能的PCB設(shè)計(jì)的基本條件。
二、高速的挑戰(zhàn)
隨著信號(hào)速率的不斷提升，信號(hào)完整性不斷困擾著研發(fā)人員，包括總線驅(qū)動(dòng)能力、信號(hào)的反射、串?dāng)_、過沖、振蕩、回溝、衰減等；有時(shí)也把時(shí)序劃歸到信號(hào)完整性范圍內(nèi)。Allegro中基于IBIS模型的仿真模塊Signoise，可以方便地搭建拓?fù)溥M(jìn)行仿真。Allegro的這個(gè)仿真工具與布線平臺(tái)有良好的接口，在PCB布線完成以后，還可以從PCB板上直接提取布線參數(shù)到Signoise平臺(tái)中，進(jìn)行后仿真以驗(yàn)證布線的效果。仿真提取的布線約束可以直接導(dǎo)入到Allegro的電氣規(guī)則管理器中，這個(gè)管理器可以方便地對(duì)時(shí)序要求的等長規(guī)則進(jìn)行約束，在布線時(shí)，當(dāng)長度不符合所規(guī)定的規(guī)則時(shí)，Allegro可以實(shí)時(shí)進(jìn)行告警。
三、電源、地噪聲的挑戰(zhàn)
電源、地平面作為信號(hào)線的參考平面、回流通道，電源、地的噪聲會(huì)直接串入以其為參考平面的信號(hào)。解決電源、地噪聲的問題，不僅僅是考慮供電電源的自身電平穩(wěn)定問題，還是解決高速信號(hào)的可靠性問題的重要因素。高速PCB的電源設(shè)計(jì)首先要理清電源樹，分析電源通道合理性。
首先，在大電流的載流能力上，必須在考慮裕量的前提下分配恰當(dāng)?shù)牟季€寬度；同時(shí)，因?yàn)閷?shí)際布線有電阻，從電源輸出端到實(shí)際負(fù)載的路線上有壓降，而高速電路器件的電壓特別是core電壓往往很低，壓降對(duì)供電效果有直接的影響。電流的載流能力，與線寬、內(nèi)外層、銅厚度、允許溫升相關(guān)。其次，在電源的濾波效果上，需要考慮電源的阻抗。因?yàn)殡娫赐ǖ缹?shí)際上不是一個(gè)理想的通道，而是有電阻和阻抗的，高速電路在門電路翻轉(zhuǎn)時(shí)需要瞬間的電源供給，而電流從電源模塊給各個(gè)門電路翻轉(zhuǎn)提供能量是需要各級(jí)路徑分配的，需要時(shí)間，這可理解為一個(gè)分級(jí)充電的過程，
四、EMC問題：
隨著人們生活水平的提高以及對(duì)包括電磁污染在內(nèi)的環(huán)保的關(guān)注，EMC問題成為所有電子產(chǎn)品研發(fā)中繞不過去的彎。作為一個(gè)“Black Magic”，EMC問題越來越困擾開發(fā)人員。EMC要從源頭設(shè)計(jì)。作為產(chǎn)品EMC的源頭，單板/PCB的EMC性能愈發(fā)引起關(guān)注，在EMC眾多的指標(biāo)中，最讓硬件工程師頭痛的是RE指標(biāo)問題。出于模型的限制，即使業(yè)界公認(rèn)的頂級(jí)EMC仿真軟件，至今也不能仿真出和實(shí)際測試數(shù)據(jù)可比擬的數(shù)據(jù)出來。其只能給出某些特定條件下的簡化了的單輻射源的輻射場分布情況，進(jìn)而提供設(shè)計(jì)參考。
五、DFM的挑戰(zhàn)
解決DFM問題，除了單板工藝工程師制定適合本公司的工藝標(biāo)準(zhǔn)外，需要對(duì)PCB設(shè)計(jì)工程師進(jìn)行系統(tǒng)、全面的DFM常識(shí)培訓(xùn)，PCB工程師需要不斷了解業(yè)界的PCB生產(chǎn)加工能力現(xiàn)狀，結(jié)合本公司的實(shí)際情況，選擇合適的工藝路線和設(shè)計(jì)參數(shù)。在電氣性能和DFM方面的取舍上，綜合考慮。此外，在PCB的封裝庫上，必須有專職的建庫人員，從源頭上解決DFM問題。Allegro有一個(gè)專用的建庫模塊，可以按器件的datasheet方便地設(shè)計(jì)封裝庫，以及封裝庫的焊盤。良好的封裝設(shè)計(jì)是DFM設(shè)計(jì)的基礎(chǔ)。
上一篇：PCB設(shè)計(jì)的自查流程介紹
下一篇PCB開關(guān)電源設(shè)計(jì)要點(diǎn)和元器件布局
溫馨提示：
凡在本公司進(jìn)行電路板克隆業(yè)務(wù)的客戶，必須有合法的PCB設(shè)計(jì)版權(quán)來源聲明，以保護(hù)原創(chuàng)PCB設(shè)計(jì)版權(quán)所有者的合法權(quán)益；